مع تباطؤ قانون مور وازدياد القيود على الوصول إلى أدوات تصنيع الرقائق المتقدمة، يبدو أن مستقبل صناعة الشرائح الإلكترونية لم يعد يعتمد فقط على تصغير حجم الترانزستورات كما كان الحال لعقود.
وفي خطوة قد تعيد رسم ملامح تطور المعالجات، كشفت شركة Huawei عن توجه جديد يحمل اسم “Tau Scaling Law”، في محاولة لفتح باب مختلف أمام سباق الأداء والكفاءة.
الفكرة الجديدة لا تقوم على تصغير الرقائق فقط، بل تركز على تقليل الزمن الذي تستغرقه الإشارات والبيانات أثناء انتقالها داخل الشريحة نفسها. وتؤكد هواوي أن معمارية “LogicFolding” التي تعمل عليها قادرة على تقصير مسارات التوصيل، وتقليل تأخير الإشارات، إلى جانب تحسين كثافة الترانزستورات داخل المعالج.
أما أكثر ما أثار الانتباه في هذا الإعلان، فهو توقع هواوي أن تصل رقائقها المستقبلية عالية الأداء إلى كثافة ترانزستورات تعادل تقنية 1.4 نانومتر بحلول عام 2031.
ورغم ذلك، تبقى هذه الأرقام والتوقعات ضمن نطاق التصريحات التي لم يتم إثباتها بشكل مستقل حتى الآن. لكن الرسالة الأهم في هذا التوجه تكمن في أن مستقبل تطوير الشرائح قد لا يعتمد مستقبلاً على تصغير الترانزستورات فقط، بل أيضاً على الابتكار في التصميم الداخلي، والهندسة المعمارية، وتحسين أداء الأنظمة بشكل أشمل.